五月天青色头像情侣网名,国产亚洲av片在线观看18女人,黑人巨茎大战俄罗斯美女,扒下她的小内裤打屁股

歡迎光臨散文網(wǎng) 會員登陸 & 注冊

Verilog基礎(chǔ)之十、計(jì)數(shù)器實(shí)現(xiàn)

2023-06-25 21:23 作者:行中悟_悟中行  | 我要投稿

一、前言

????計(jì)數(shù)器是較為基礎(chǔ)的邏輯,很多其他邏輯可依靠計(jì)數(shù)器實(shí)現(xiàn),如控制器,分頻。原理為通過統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)來輸出計(jì)數(shù)值。

二、工程設(shè)計(jì)

2.1?設(shè)計(jì)代碼

工程設(shè)計(jì)以計(jì)數(shù)20的計(jì)數(shù)器為例

測試代碼

2.2 綜合結(jié)果

綜合后的網(wǎng)表可知,6位的計(jì)數(shù)器由6個(gè)LUT和6個(gè)FF實(shí)現(xiàn),多余的一個(gè)連接到rst的LUT1是用于取反,因?yàn)閞st低電平復(fù)位

2.3 仿真結(jié)果

下圖仿真中,計(jì)數(shù)輸出out在計(jì)數(shù)到19后從0開始,符合預(yù)期



Verilog基礎(chǔ)之十、計(jì)數(shù)器實(shí)現(xiàn)的評論 (共 條)

分享到微博請遵守國家法律
闽清县| 临城县| 微山县| 水城县| 湖口县| 夹江县| 涟源市| 巩义市| 怀化市| 鄄城县| 滨海县| 舞阳县| 宜阳县| 襄汾县| 彰化市| 开江县| 阳信县| 利辛县| 平度市| 桃江县| 甘南县| 上虞市| 兴化市| 四平市| 罗平县| 东山县| 齐齐哈尔市| 科技| 恩施市| 高淳县| 临猗县| 中江县| 建湖县| 股票| 桂阳县| 从化市| 青铜峡市| 宿松县| 孟村| 库伦旗| 上饶县|